近日，全球知名电子设计自动化（EDA）企业Cadence宣布，将深化与英特尔代工部门的战略协作，双方计划从英特尔下一代Intel 14A先进制程节点切入，开展设计技术协同优化（DTCO）合作，重点面向高性能计算（HPC）与移动端低功耗场景打造定制化解决方案。
据Cadence官方披露，此次合作的核心在于通过工具链、设计流程与方法论的深度整合，实现芯片性能（Performance）、功耗（Power）与面积（Area）三大指标的突破性优化。双方将联合开发适用于Intel 14A工艺的可量产工艺设计套件（PDK），为芯片设计企业提供从架构设计到流片验证的全流程支持。值得关注的是，Cadence将首次向英特尔开放其基于代理模型的AI设计流程，结合数字孪生技术与机器学习算法，帮助客户在早期设计阶段即可精准预测芯片性能，大幅缩短产品迭代周期。
Cadence总裁兼首席执行官Anirudh Devgan在声明中强调："此次合作标志着双方从技术采购关系升级为联合创新伙伴。通过整合Cadence在EDA领域的全栈技术优势与英特尔在先进制程的制造能力，我们能够为客户构建从硅到系统的完整优化链条，特别是在AI加速卡、5G基站等对PPA极度敏感的领域，这种协同效应将转化为显著的市场竞争优势。"
行业分析指出，随着摩尔定律趋缓，DTCO已成为突破物理极限的关键路径。此次合作不仅将加速Intel 14A制程的商业化进程，更可能重塑全球半导体设计生态——设计企业无需在性能与功耗间妥协，制造企业也能通过更精准的设计反馈优化工艺参数。据知情人士透露，双方已组建超过200人的联合研发团队，首批基于该合作框架的芯片产品预计将于2026年进入量产阶段。
