半导体行业迎来新动态，半导体深度分析平台Kurnal Insights近日公布了英特尔“Panther Lake-H”移动端处理器的裸片图，引发业界广泛关注。这款处理器采用分离式芯片设计，整体布局与前代产品Arrow Lake-H和Meteor Lake相似，但设计思路更接近Lunar Lake，展现了英特尔在芯片设计上的新探索。
“Panther Lake-H”处理器由四个模块（Tile）构成，其中基底Tile采用22纳米工艺，扮演着中介层的角色，为上方堆叠的各个Tile提供高密度连线。另外三个模块分别是Compute Tile、Graphics Tile和I/O Tile，它们紧密拼接形成不规则形状，但英特尔巧妙地使用Filler Tile结构硅块，使芯片最终呈现规则矩形。
Compute Tile是处理器的核心部分，尺寸为14.32 mm × 8.04 mm，约115 mm²。它配置了6P+8E+4LPE核心，主计算复合体由6个Cougar Cove性能核心（P核）和2个Darkmont效率核心（E核）组成，通过Ringbus连接，共享18MB L3缓存。P核最高频率可达5.10GHz，E核最高频率为3.80GHz，低功耗的独立E核基础频率更低，最高频率为3.70GHz。Compute Tile还集成了内存控制器、8MB内存侧缓存，支持双通道DDR5和LPDDR5X，最高速率达到9600MT/s。Intel NPU 5也位于其中，含有3个神经计算引擎，每个配备1.5MB缓存，总计4.5MB，剩余的晶体管空间可能分配给媒体引擎等。
Graphics Tile的尺寸为8.14 mm × 6.78 mm，约55.18 mm²，含有12个Xe核心和16MB L2缓存，基于Xe3 Celestial架构。与主流型号中Graphics Tile只包含4个Xe核心并采用Intel 3工艺不同，“Panther Lake-H”的Graphics Tile在性能上有了显著提升。不过，与Panther Lake-U处理器的Graphics Tile（带有12个Xe核心，采用台积电N3E工艺制造）相比，两者在制造工艺上存在差异。
I/O Tile是处理器中细长的部分，尺寸为12.44mm x 4mm，约49.76 mm²。它集成了PCIe根集线器以及雷电5（或USB4 v2）控制器，可提供4条PCIe 5.0和8条PCIe 4.0通道，还有2个雷电5接口，同时集成了Wi-Fi 7以及蓝牙5.4控制器，为处理器提供了丰富的接口和高速的数据传输能力。
