华为近期提出的“韬定律”在全球半导体行业引发广泛讨论，这一以时间维度为核心的新理论被视为对传统技术路线的突破性探索。据华为公司副董事长徐直军介绍，该定律的命名源于希腊字母τ（tau）的音译，其在电路理论中代表时间常数——即信号完成状态切换所需的时间周期。与传统摩尔定律通过缩小晶体管尺寸提升性能不同，“韬定律”主张通过压缩信号传播时间实现技术迭代，核心路径包括逻辑折叠等创新技术。
自1965年提出以来，摩尔定律长期主导半导体行业发展，其“每18-24个月晶体管数量翻倍”的预测推动了芯片性能的指数级增长。然而随着物理极限逼近，晶体管微缩带来的成本效益逐渐减弱，行业亟需新的理论框架。华为提出的替代方案将焦点转向时间维度，通过优化芯片内部信号传输效率，在不依赖几何尺寸缩小的情况下实现性能跃升。徐直军特别强调，这一理论突破需要全产业链协同，涵盖学术研究、EDA工具开发、芯片设计等环节。
逻辑折叠技术作为“韬定律”的关键支撑，目前面临EDA工具适配性等挑战。业内专家指出，现有电子设计自动化软件主要针对传统工艺开发，要实现信号传播路径的时空折叠需要重构算法架构。华为透露，其研发团队已攻克部分技术瓶颈，过去六年基于该理论完成381款芯片的量产，应用场景覆盖通信、计算、汽车等多个领域。其中即将在2026年秋季发布的麒麟系列芯片，将首次搭载逻辑折叠架构，预计性能较前代提升40%以上。
根据华为公布的技术路线图，到2031年采用“韬定律”的高端芯片将实现等效1.4纳米制程的晶体管密度。这一目标若能达成，意味着中国半导体产业可能突破传统工艺路径依赖，开辟出新的技术赛道。徐直军表示，华为选择此时公开理论框架，旨在吸引更多产业力量参与生态建设，“当学术界、工具厂商、设计公司形成合力，中国半导体完全可能走出差异化发展道路”。
值得注意的是，“韬定律”的验证周期远短于摩尔定律——后者从理论提出到成为行业共识历时数十年。有分析师认为，这种时间维度的技术竞争可能加速产业格局重塑，但新理论的实际效能仍需通过持续迭代证明。目前，华为已与多家高校和EDA企业建立联合实验室，重点攻关逻辑折叠的工程化难题，相关技术标准草案预计将在年内完成初步制定。
