在超大规模集成电路国际研讨会上，英特尔代工公布了其制程工艺的重大突破：Intel 18A-P制程已进入风险试产阶段。这款基于2nm级工艺的性能增强版本，在标准Arm核心测试中展现出显著优势——相同功耗下性能提升9%，或相同性能下功耗降低18%，同时热特性得到系统性优化，为芯片设计带来更高灵活性。
作为Intel 18A的扩展集，18A-P在保持设计规则完全兼容的基础上，通过晶体管架构创新实现性能跃升。工程师团队开发出新型双接触晶体管W3P，配合180nm/160nm两种单元高度方案，使计算单元在接触栅极间距50nm的条件下，仍能保持行业领先的竞争优势。特别值得关注的是，160nm单元方案在高性能计算领域展现出独特价值，其设计灵活性可满足不同场景的功耗需求。
能效提升得益于多项技术突破：新增的Power Boost技术通过低电阻晶体管方案，在不增加电容的前提下提升驱动电流；背面供电网络（BSPD）与全环绕栅极（GAA）晶体管的协同优化，使布线面积减少11%，动态压降缩小至1/10，频率提升达6%。测试数据显示，在0.5V低电压环境下，这两项技术组合可带来30%的频率提升，同时有效控制内阻压降。
散热系统革新同样引人注目。通过减薄热载体晶圆并引入新型复合材料，配合热感知电子设计自动化（EDA）工具，芯片热阻降低20%-40%。该工具可智能识别高发热区域，自动增加互连层和通孔密度，形成立体散热通道。过孔电阻优化工程则使芯片各层垂直连接电阻降低10%-30%，进一步提升信号传输效率。
在晶体管性能调控方面，工程师团队在传统四组逻辑阈值电压（Vt）选项基础上，新增第五组超低阈值电压低漏电选项。这种介于ULVT和LVT之间的新选项，在保持较低漏电率的同时，使电流传输效率提升15%，为设计人员提供更精细的功耗-性能平衡方案。工艺波动控制也达到新水准，偏差角收窄33%使晶体管速度分布范围显著缩小，设计冗余度降低带来的性能增益可达5%。
面向未来技术储备，英特尔展示了三项突破性研究：单片式互补场效应晶体管（CFET）实现NMOS与PMOS垂直堆叠，45nm栅极间距为后续微缩开辟新路径；300mm晶圆上的氮化镓-硅集成技术，将功率器件与数字控制模块单片整合，系统复杂度降低40%；减成法钌互连技术通过空气间隙集成，使电容较铜互连降低35%，频率提升效果在28nm以下制程尤为显著。
即将在2027年上市的下一代至强服务器处理器"Diamond Rapids"将成为首款采用18A-P制程的产品。这款192核处理器采用四计算单元架构，每个单元集成48个性能核心与共享L3缓存，其能效表现将直接影响AI训练与推理的成本结构。随着Intel 18A进入量产爬坡阶段，英特尔正通过持续的技术迭代，在2nm制程竞赛中构建多维竞争优势。
