随着人工智能与高性能计算领域对算力的需求持续攀升，传统存储技术正面临前所未有的挑战。DRAM与NAND闪存作为核心存储器件，在研发成本、工艺良率及功耗控制等方面逐渐暴露出短板，促使行业加速探索突破性技术方案。高带宽内存（HBM）虽通过分层架构提升了带宽与容量，但受限于产能短缺及单堆叠容量不足，仍难以满足快速增长的市场需求。与此同时，NAND闪存虽具备单位成本低、单盘容量大的优势，却因与主计算芯片距离较远，数据传输速度始终无法达到DRAM级别，成为制约系统性能的关键因素。
为突破存储容量与带宽的双重瓶颈，闪存厂商闪迪此前提出了高带宽闪存（HBF）技术方案。该方案借鉴HBM的分层架构，通过垂直堆叠多层NAND闪存并利用硅通孔（TSV）实现层间互连，将多组NAND整合为单一堆叠单元。据公开资料显示，HBF单堆容量最高可达4TB，远超当前HBM的32-64GB水平，有效缓解了大数据场景下的存储压力。然而，人工智能与高性能计算的远期需求仍需更前沿的技术支撑，闪迪近期公布的专利（专利号US 12,430,274 B2）正是为此量身定制。
该专利提出了一种3D堆叠架构，将搭载CMOS键合阵列（CBA）的NAND闪存存储裸片直接堆叠在主计算裸片下方，主计算裸片可适配AI加速器或GPU等高性能处理器。与此同时，同一中介层仍保留HBM DRAM的搭载位置，但二者分工明确：HBM负责处理低延迟、高优先级的即时读写任务，而NAND闪存则承担大容量数据的长期存储与读写操作。通过宽通道互联技术，NAND裸片与计算芯片间的数据传输延迟显著降低，同时硬件成本与整体功耗也得到优化。这种架构设计使得单个计算核心能够集成多核处理器与高带宽、大容量非易失性存储，形成直连集成的完整系统。
根据专利描述，非易失性存储由CBA存储裸片构成，该裸片整合了单片大容量NAND存储层与CMOS逻辑电路层，并与处理器共同固定在中介层之上。计算核心还可在处理器与CBA存储裸片的单侧或多侧周边，于中介层上搭载多组HBM半导体堆叠裸片，进一步扩展系统带宽。这种设计不仅提升了存储密度，还通过跨裸片布线方案优化了信号传输路径，为高性能计算提供了更高效的硬件基础。
尽管该专利技术勾勒出一套极具潜力的未来硬件架构，但其商业化落地仍面临诸多挑战。整机功耗控制、单封装集成NAND与DRAM的制造成本，以及跨裸片互联的可靠性等问题，均需通过工程优化逐步解决。当前，行业内主流产品仍采用技术门槛较低的“侧边并置”方案，而闪迪的专利则通过裸片间宽通道互联与跨裸片布线技术构建了难以复刻的技术壁垒。这一战略布局不仅体现了其对长期技术趋势的判断，也为存储行业向3D集成化方向发展提供了重要参考。能否将专利中的前沿架构与现有量产产品衔接，将成为闪迪未来市场竞争的关键。
