在数据中心GPU领域，英伟达正积极布局下一代产品架构。此前在GTC 2025大会上，英伟达公布了其下下一代数据中心GPU架构的命名——“Feynman”，该命名源于著名物理学家理查德·菲利普斯·费曼，未来将接替“Rubin”架构。今年早些时候，英伟达确认Feynman架构将首次采用3D堆叠技术，这是一种全新的性能扩展方式，同时还将使用定制高带宽内存（HBM），每个GPU对应的HBM容量将提升至1TB，带宽也将进一步提高。
据行业媒体DigiTimes报道，随着Vera Rubin架构进入量产爬坡阶段，英伟达已开始将研发与供应链资源向Feynman架构倾斜。Feynman架构将朝着3D chiplet、系统级集成芯片（SoIC）和共封装光学（CPO）等方向推进，预计将于2028年下半年正式亮相。这一动向也促使台积电加速其先进半导体制造与封装技术的升级。
目前，英伟达已取代苹果，成为台积电先进制程和封装技术的最大客户。为满足英伟达产品架构的快速迭代需求，台积电正在大规模扩张产能，尤其是在先进封装领域。除了现有的芯片封装技术CoWoS外，台积电还将同步推进SoIC、CoPoS和CPO等新技术的研发与应用。
在工艺选择上，Feynman架构将跳过台积电初期的2nm工艺，直接采用相同制程节点的升级版A16工艺，并导入SoIC 3D封装技术，再搭配定制HBM及CPO。需要指出的是，SoIC与CoWoS并非替代关系，而是不同层次的技术组合。其中，SoIC负责逻辑芯片、静态随机存取存储器（SRAM）及其他功能芯片模块的垂直整合；而CoWoS及未来的CoPoS则负责逻辑芯片和HBM的水平整合。两者结合后，将形成2.5D与3D并存的系统级封装（SiP）架构。
台积电还在积极推进紧凑型通用光子引擎（COUPE）技术。该技术通过SoIC将电子集成电路（EIC）与光子集成电路（PIC）进行3D整合，将光电转换功能从传统电路板或外部模组推进到封装架构内部，从而更好地满足客户对CPO技术的需求。
