ITBear旗下自媒体矩阵:

Waymo自研5nm芯片算力160TOPS,软硬协同设计挑战自动驾驶复杂任务

   时间:2026-08-29 03:29:01 来源:快讯编辑:快讯 IP:北京 发表评论无障碍通道
 

美国自动驾驶领域迎来新突破,Alphabet旗下自动驾驶出租车企业Waymo近日展示了其自主研发的5纳米专用芯片(ASIC),这款芯片专为自动驾驶场景设计,在传感器数据融合与实时处理方面展现出独特优势。

该芯片采用5纳米工艺制造,封装于45mm×45mm的FCBGA封装中,核心面积208平方毫米,热设计功耗低于75瓦。内存配置方面,集成LPDDR5X内存,带宽达273GB/s,并配备64MB片上SRAM和8MB寄存器,接口支持PCIe Gen5 x8与25G以太网。芯片架构采用软硬协同设计,包含自研的carTPU(AI加速核心)、图像信号处理器(ISP)、编解码器等模块,同时集成两片GPU及第三方IP的控制器、物理层电路等组件。

在算力表现上,芯片在INT8精度下达到160TOPS,FP16精度下为80TFLOPS。Waymo解释称,若按行业通用的"理论算力"口径换算,其实际性能可超过1000TOPS。这种差异源于计算模式的优化——INT8通过整数运算大幅降低计算量,适合自动驾驶的实时推理需求;FP16则保留更高精度,适用于雷达信号处理等场景。芯片设计团队强调,实际任务处理效率比单纯追求纸面算力更重要。

这款芯片的独特之处在于其专为传感器融合设计的架构。芯片内部构建了三条独立处理流水线:相机数据经MIPI接口进入后,依次经过ISP处理、时域降噪、YUV金字塔构建(将彩色图像转换为亮度与色彩分离的多层格式)和特征提取,整个流程延迟仅比传感器读出延迟几百行图像;雷达与激光雷达数据共享前端接口,点云处理和波形计算由GPU完成,与carTPU的推理任务分离。这种设计使Waymo能够全程控制从像素输入到决策输出的全链路延迟。

在信号调度方面,芯片采用"编译器优先"策略。carTPU阵列包含16个处理单元,每个单元配备2MB本地SRAM,通过确定性巨型指令在约一千个时钟周期内完成单线程执行。这种设计消除了传统芯片因缓存未命中或分支预测失败导致的延迟波动,确保自动驾驶系统对环境变化的实时响应能力。Waymo比喻称,传统芯片像需要临时指挥交通的交警,而其方案如同预先编排好所有列车时刻表的地铁调度系统。

值得关注的是,该芯片未集成数字信号处理器(DSP)。Waymo团队表示,这是出于软件栈统一性的考虑——将原本需要DSP处理的雷达FFT等任务转由GPU完成,虽然牺牲了部分专用处理效率,但显著降低了系统复杂度。这种"减法设计"理念,使芯片在保持高性能的同时更具可维护性。

据Waymo透露,这款芯片已在其Robotaxi车队中实际部署,成为首个实现规模化应用的自动驾驶专用ASIC。该芯片的落地标志着自动驾驶技术从通用计算平台向专用硬件解决方案的转型,其全链路控制能力为高阶自动驾驶的商业化落地提供了新的技术路径。

 
 
更多>同类资讯
全站最新
热门内容
网站首页  |  关于我们  |  联系方式  |  版权声明  |  争议稿件处理  |  English Version