科技领域传来新进展，美国商标和专利局（USPTO）公示的清单显示，AMD获得了一项名为《均衡延迟堆叠缓存》（Balanced Latency Stacked Cache）的专利。该专利计划把3D堆叠技术从现有的L3缓存拓展至L2缓存，有望为处理器性能提升带来新突破。
L2缓存可通俗理解为CPU内部的数据“中转站”。它比内存的访问速度快很多，但比一级缓存（L1）稍慢一些，是CPU核心获取数据的第二道防线，其容量和速度对处理器的响应效率有着直接影响。
目前，Ryzen X3D系列处理器仅在三级缓存（L3/LLC）应用了堆叠技术。而AMD此次的新技术，通过垂直堆叠L2缓存，旨在进一步降低数据访问延迟，同时显著提升能效。
在专利文件中，AMD详细阐述了实现这一目标的技术路径。工程师打算利用硅通孔（TSV）或键合焊盘过孔（BPV）等连接技术，在堆叠的芯片之间构建垂直通信通道。
与传统设计不同，AMD此次将连接过孔布置在堆叠芯片的“几何中心”。这种对称且均衡的结构设计，能够缩短布线或管道级数，保证各层之间的数据访问时间一致，最大程度减少传输损耗。
专利数据直观呈现了该技术的潜在性能优势。与未采用3D堆叠技术的传统平面缓存相比，新设计能明显优化访问效率。以常见的1MB L2缓存为例，该技术可将访问所需的时钟周期从常规的14个减少到12个。在CPU架构设计领域，鉴于典型L2缓存的访问周期通常在10至50之间，这样的优化幅度已属于重大进展，有望大幅提升处理器的整体运算速度。
回顾AMD的技术发展历程，早在2021年，该公司就推出了基于L3缓存堆叠的3D V-Cache技术。目前，该技术已迭代至第二代，在近期的CES展会上，AMD还发布了号称“全球最快游戏处理器”的Ryzen 7 9850X3D。
不过，需要留意的是，该专利（编号US20260003794A1）目前仍处于申请公示阶段。虽然理论预期十分令人期待，但从专利申请到最终产品上市往往需要较长时间，而且实际性能表现可能会受到多种物理因素的影响。
