5月25日消息，据人民日报和新华社报道，华为公司董事、半导体业务部总裁何庭波出席电气电子工程师学会（IEEE）在上海举办的国际电路与系统研讨会，并发表题为《半导体新路径探索与实践》的主旨演讲。
何庭波代表华为发表了指引半导体行业发展的全新定律——“韬（τ）定律”。
据华为介绍，“韬（τ）定律”包含了时间微缩、逻辑折叠等技术，构建贯穿器件、电路、芯片到系统层面的多层级协同优化体系。
其中，器件层面，通过优化晶体管和互连电阻及寄生电容，从物理底层最大限度缩微器件级时间常数τ；电路层面：通过逻辑折叠技术突破传统平面布局的物理边界，显著缩短关键路径的走线长度并有效降低信号传播的电阻和电容负载，实现晶体管密度和电路性能大幅提升；芯片层面：通过“软件、架构、芯片”的全栈软硬芯协同设计，基于实际工作负载实现指令流和数据流的细粒度控制，提高系统级并行度和效率，大幅降低端到端执行时间；系统层面：定义灵衢总线，重构计算系统互联协议，实现超节点的统一内存编址和原生内存语义，大幅降低系统通信时延。
何庭波在演讲现场提出华为的实践
用一句话来总结这套体系，可以理解为：在晶体管密度受限的情况下，基于“韬（τ）定律”，从底层器件，到顶层系统，优化、缩短信号传输和处理的时间，来优化芯片的性能。
根据华为披露的数据，“韬定律”的指引下，华为过去六年已成功设计并量产了381款芯片。何庭波还透露，今年秋季，华为将发布新的麒麟手机芯片，完整采用逻辑折叠技术，大幅提升相关性能。
华为预计到2031年，基于韬(τ)定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平。
何庭波说：“未来一定属于开放合作。在半导体演进的路径上，没有一家企业可以独自完成所有答案。在韬(τ)定律的路径下，我们期待与全球科学家、工程师和产业伙伴紧密合作，共同推动半导体与电子产业持续发展。”
华为提出“韬定律”，正值半导体行业另一个信条“摩尔定律”逐渐失效的背景。
1965年，已故英特尔创始人戈登·摩尔通过复盘多年集成电路发展数据，发现从1958年到1965年，芯片集成电路上的晶体管等元器件数量始终保持每年翻倍的增长态势，他据此公开发表预判，认为这一高速增长趋势将持续十年之久，这一总结被行业称之为“摩尔定律”。
随着半导体产业高速迭代，行业发展节奏逐步微调，1975年戈登·摩尔对最初的预判进行修正，将元器件数量翻倍的周期调整为两年，后续行业结合芯片性能、运行频率的综合提升节奏，衍生出18个月的通用迭代周期，成为此后数十年半导体行业发展的核心参照标准。
不过，随着晶体管微缩技术逼近物理极限，“摩尔定律”开始失效，半导体制造产业开始探索全新的芯片架构、3D封装、Chiplet芯粒技术，来实现晶体管密度和芯片性能的提升，在这个过程中，也有不少行业领军者提出了新的“定律”。
其中，英伟达CEO黄仁勋的黄氏定律（Huang's Law）也被行业广为流传。黄仁勋在“黄氏定律”中预测，人工智能（AI）芯片的算力性能每十年将提升1000倍，其发展速度远超传统的“摩尔定律”。
与英伟达等Fabless不同，华为的“韬定律”是在过去6-7年，产业环境极其受限的情况下提出的，更凸显了国产半导体的韧性。
自2019年开始，华为等相关实体被纳入美国实体清单，并逐步被台积电断供，在这一背景下，华为先后推出了鲲鹏、麒麟、昇腾等系列核心芯片，包括麒麟9000S、麒麟9020、昇腾910B、昇腾910C、昇腾950等，实现关键技术的自主可控与持续突破。
这也是华为披露的“过去六年已成功设计并量产了381款芯片”的产业背景。
值得关注的是，随着海外先进算力采购受限，越来越多国产模型开始将目光转向国产算力，其中DeepSeek多次被传出采用昇腾芯片。
DeepSeek V4发布时，其技术报告第3.1节专门写道：“我们在英伟达GPU和华为昇腾NPU两个平台上均验证了细粒度EP（专家并行）方案。”这是DeepSeek官方第一次在正式文档中把华为昇腾和英伟达并列写进硬件验证清单。
另外，在Kimi最新的《预填充即服务》论文中提及跨数据中心的探索，其中涉及到异构硬件部分的内容，也在暗示基于国产算力进行Token降本增效的探索。
