近日，第十届集微大会在上海张江科学会堂盛大开幕。思特威高速光互联事业群联席总经理王文轩在大会首日举办的AI赋能峰会上，发表了以《新型MicroLED光互连方案，赋能AI数据通信新未来》为主题的演讲，深入探讨了AI时代数据通信面临的挑战与机遇，并分享了思特威在相关领域的技术突破与战略布局。
王文轩指出，AI的快速发展为光通信行业带来了新的增长点，但同时也带来了严峻挑战。当前，光模块在降低成本和功耗方面面临双重压力，传统半导体激光解决方案逐渐触及技术与性能的瓶颈，难以满足未来高增长、高密度、低功耗的应用需求。特别是在AI大模型与高性能计算产业进入爆发期后，数据量的爆炸式增长对数据传输的速度、效率和可靠性提出了更高要求，带宽墙、功耗墙、密度墙三重瓶颈叠加链路可靠性难题，成为制约AI算力释放的核心因素。
在带宽方面，HBM3/HBM4内存带宽已突破1.6TB/s，单卡算力达到PFLOPS级，而传统铜互连系统速率受趋肤效应、串扰、阻抗失配等因素限制，带宽密度无法匹配算力增长。功耗方面，高密度AI集群中，互连设备功耗占比持续攀升，800G光模块功耗达15-20W/个，成为系统级功耗瓶颈，传统铜缆与短距光模块的能效比已逼近物理极限。密度方面，AI集群与CPO交换机对端口密度的需求逐年翻倍，传统可插拔光模块的体积与封装密度无法满足高密度集成需求。可靠性方面，数据中心关键业务对链路稳定性要求较高，现有方案受信号衰减和电磁干扰困扰，存在单点故障风险。
面对这些挑战，王文轩强调，高带宽、低功耗、高集成度已成为光通信技术演进的三大核心方向。MicroLED CPO（光电共封装）技术凭借其颠覆性特性，成为破解行业痛点的关键路径。MicroLED光互连方案源自显示技术，通过将微米级LED作为光源，替代传统VCSEL激光器，利用自发辐射机制突破功耗与集成度瓶颈，实现光电转换效率的质的飞跃。
从技术原理来看，MicroLED光互连链路由发射端光引擎、光学传输介质和接收端电芯片三部分组成。其核心思路是采用多光源并行+低功率架构，用大量并行低功耗MicroLED光源替代传统单光源高功率设计。在CPO架构下，MicroLED的优势进一步放大：物理层面，MicroLED自发光，无需额外激光器与温控，可在-40℃至125℃范围内稳定运行；架构层面，MicroLED可实现GPU数据通道与像素一一对应，天然匹配GPU/HBM的1024-bit并行接口，是AI时代GPU/HBM互连的理想方案。
MicroLED主流采用InGaN/GaN多量子阱材料体系，其发光源于电子-空穴对的自发辐射复合，与激光器的受激辐射存在本质差异，因此具备能效高、功耗低、耦合效率高等优势。在实际应用中，MicroLED能显著降低数据中心功耗与散热压力。以1.6Tbps速率测算，单bit功耗仅1-2pJ，远低于传统10pJ以上水平。以10万卡GPU集群为例，采用MicroLED方案每年可节省约1500万度电，减少1.2万吨碳排放，兼顾成本与绿色低碳需求。
王文轩透露，目前MicroLED光互连技术已跨过实验室原型验证阶段，核心器件、封装集成、系统设计均取得关键进展，产业链加速成熟，预计未来5-10年将成为超短距高速互连的主流方案。
作为领先的CMOS图像传感器厂商，思特威在光电领域深耕多年，依托深厚技术积累与行业洞察，正式确立“3+AI”战略。该战略以智能成像技术为核心，与AI深度融合，着力构建“视觉AI-AI互连-端侧AI ASIC”全链路技术生态。其中，HOC光互连技术是战略中的关键一环，负责打破AI数据传输瓶颈，释放算力潜能。
思特威布局MicroLED光互连具备显著优势。技术层面，公司在Pixel设计、异质集成工艺、MicroLED器件研发等领域积累深厚，核心CMOS工艺与光互连收发芯片设计高度同源，技术协同性显著。供应链层面，思特威与全球领先MicroLED外延、芯片厂商建立深度战略合作，保障核心器件供应，并与先进晶圆、封测厂商紧密协同，共同推进CPO技术量产落地。
为加速技术落地，思特威组建了顶尖高速光互联事业群（HOC BG）核心团队。该团队由深耕CIS领域十余年的清华大学工学硕士任冠京、精通半导体器件与工艺开发的中国工程物理研究院工学硕士王文轩和中科院微电子博士盛志雄领衔，同时集结了一批来自国内外顶尖高校的资深研发人才。团队核心成员均拥有10年以上相关领域经验，构建了覆盖光器件、高速电路、信号处理与系统集成的全栈式研发能力。
