日本先进半导体企业Rapidus与全球芯片设计软件巨头Cadence近日达成战略合作伙伴关系，双方将共同开发基于人工智能的芯片设计辅助系统，重点攻克先进制程SoC（系统级芯片）设计效率难题。此次合作的核心目标是通过智能化工具链将芯片设计周期缩短50%，为3nm及以下制程的复杂芯片开发提供解决方案。
作为合作成果，Rapidus在其AI辅助设计平台Raads中新增两项关键工具：Raads Navigator与Raads Indicator。这两款工具深度集成Cadence的InnoStack AI Super Agent技术，形成覆盖芯片设计全流程的智能编排系统。从早期架构探索阶段的参数优化，到物理实现环节的时序收敛，再到最终验收测试的缺陷检测，AI智能体可自动协调数百个设计任务，实现跨环节的数据流通与决策协同。
技术团队透露，该系统通过机器学习模型对历史设计数据进行深度分析，能够预测关键路径的潜在风险点。在7nm制程芯片的测试中，AI辅助方案使逻辑综合阶段的迭代次数减少37%，功耗优化效率提升22%。对于3nm等超精细制程，系统可自动生成多组设计变体供工程师选择，将架构探索周期从数周压缩至72小时内。
此次合作直指先进制程芯片开发的三大痛点：设计规则复杂度指数级增长、多物理场耦合效应难以预测、跨团队协同效率低下。通过构建数据驱动的优化框架，设计团队可实时监控2000余个关键指标，系统自动触发修正流程的比例达到68%。这种闭环管理模式使工程资源得以聚焦于创造性工作，而非重复性调试。
