在近期举办的业绩说明会上，联发科首次对外证实，其专用集成电路（ASIC）项目已引入英特尔EMIB-T先进封装技术。这一消息与此前公司高层的模糊表态形成鲜明对比——今年4月，联发科首席执行官蔡力行仅透露公司正同步推进两套封装方案，以适应不同客户的多样化需求，并称第二套方案在技术层面表现优异，但未透露具体细节。
此次说明会上，蔡力行进一步明确了联发科的战略定位。作为数据中心领域的重要合作伙伴，公司正通过与台积电在设计优化层面的深度协作，以及与主要先进封装厂商的紧密配合，整合自身在2纳米等前沿制程设计上的技术积累与强大的架构工程能力，助力客户基于CoWoS与EMIB-T两种技术路径，开发面向超大芯片尺寸的高性能ASIC产品。
英特尔EMIB技术属于2.5D封装范畴，其核心创新在于以微小硅桥搭配多层布线结构，替代传统大面积硅中介层，同时支持高带宽内存（HBM）的集成。这一设计显著降低了封装成本，同时提升了信号传输效率。根据英特尔公开的数据，EMIB方案在今年有望实现八至十倍光罩尺寸的复合面积扩展，以更低的成本提供高密度算力支持。其中，EMIB-T版本通过引入硅通孔（TSV）技术，进一步简化了客户从其他封装方案迁移设计的流程，降低了技术转换的门槛。
联发科同时布局台积电CoWoS与英特尔EMIB-T两条封装路线，折射出当前AI基础设施需求激增背景下，封装技术已成为芯片整体解决方案的核心竞争要素之一。这一趋势表明，封装技术的重要性已不再局限于制程工艺的辅助角色，而是直接关系到芯片的性能、成本与交付效率。
业内分析认为，联发科采用的“双轨并行”策略具有双重优势：一方面，通过分散供应链依赖，降低单一技术路线或供应商带来的风险；另一方面，能够更灵活地响应不同客户在成本、性能与交付周期上的差异化需求，从而在激烈的市场竞争中占据主动。
