在斯坦福大学纪念礼堂举办的全球计算架构与芯片设计领域顶级盛会上，英特尔公布了其最新制程技术——Intel 18A-P的详细信息。这项技术通过多项创新手段显著提升了芯片性能，成为会议焦点。基于量产芯片的直接测试数据显示，18A-P在0.5V工作电压下可实现30%的频率提升，标志着芯片能效比迈入新阶段。
18A-P制程的核心突破在于融合了RibbonFET全环绕栅极晶体管、背面供电网络、Power Boost技术及新增金属层设计。相较于前代18A制程，该技术在相同功耗下性能提升超9%，或在相同性能下降低功耗超18%。这种双向优化源于英特尔对不同电压区间的深度调校：低电压场景侧重能效优化，高电压场景则释放频率潜力。测试数据显示，采用GAA晶体管与背面供电的CPU核心在0.5V电压下频率提升30%，对比FinFET技术核心优势显著。
技术细节层面，RibbonFET晶体管通过四面包围沟道的栅极结构，实现了对阈值电压的精准控制。背面供电技术则重构了供电路径，将电源线路从晶圆背面引入，有效缓解了正面金属互连层的供电拥塞与IR压降问题。英特尔 Fellow Eric Fetzer特别指出，这两项技术在电压场景中形成互补：背面供电在高电压下减少损耗，GAA晶体管在低电压下提升效率，二者协同实现全电压区间的性能突破。
针对不同设计需求，18A-P扩展了RibbonFET产品组合，推出W1、W1.5低功耗器件与W3P高性能器件。其中W3P结合Power Boost技术，可在不增加电气负载的前提下提升约10%运行速度。电阻优化方面，该制程将NMOS器件外部电阻降低20%，PMOS器件降低12%，同时维持相同电容条件下的更高电流与频率输出。散热系统通过材料升级与EDA驱动的热设计方案，使键合堆栈热导率提升50%，热阻改善20%-40%。
互连技术革新同样值得关注。英特尔在金属层堆栈顶部新增两层粗金属层，通过降低RC延迟实现高频运行：1.1V电压下频率提升3%，0.65V电压下提升2%，同时功耗降低2%。面向未来，该公司正在研发钌互连与三维逻辑堆叠技术，前者结合空气隙设计可降低35%互连电容，后者则通过垂直堆叠逻辑层缩短信号传输路径。
首款搭载18A-P制程的产品将是新一代数据中心处理器Diamond Rapids，其核心数量将翻倍至256个。为应对内存带宽压力，英特尔重构了封装设计，将I/O区域移至中央，确保各核心获得均衡的内存访问能力。这种架构调整特别针对AI规模计算负载优化，配合E-Core积累的能效技术，使P-Core设计实现性能与能效的双重突破。Diamond Rapids与Nova Lake酷睿处理器计划于2027年上市，标志着GAA晶体管与背面供电技术正式成为英特尔多代产品的性能基石。
