国内数字EDA/IP领域迎来重要突破，合见工软近日正式发布多项创新成果，涵盖智能体技术、三维芯片物理设计及先进工艺节点优化等方向。其中，国产首款三维芯片物理设计工具UniVista 3DIC Designer的推出尤为引人注目，标志着我国在商用级3DIC设计工具领域实现零的突破。
作为面向原生三维设计的全流程平台，UniVista 3DIC Designer突破传统二维设计框架，重点支持2-die/3-die逻辑折叠架构及多裸片异构堆叠技术。该工具通过集成自动化智能分区、跨Die多目标优化、物理场感知放置等核心技术，可针对时序、功耗、面积及热分布等关键指标进行协同优化，形成从RTL/网表输入到3D架构设计的完整闭环。
技术层面，该平台采用底层自研的真三维布局算法，结合CPU/GPU异构并行加速技术，可高效处理十亿门级大算力芯片设计需求。针对三维集成特有的技术挑战，工具集成了跨裸片时序协同、垂直互连约束管理、多层堆叠热密度优化等专项功能，有效解决超大容量网表处理、上下裸片面积平衡等工程难题。
在先进工艺适配方面，UniVista 3DIC Designer专门针对国产制程节点开发，可完美兼容逻辑折叠与韬定律技术路线。通过原生三维重构设计，该工具为芯片性能提升和集成密度优化提供了关键支撑，使国内厂商在成熟工艺节点上实现算力突破成为可能。
随着AI计算需求爆发式增长，单纯依靠制程微缩提升性能已面临物理极限和成本瓶颈。三维集成技术通过垂直堆叠方式实现算力密度跃升，正成为突破摩尔定律的重要路径。合见工软此次推出的设计工具，为国内芯片企业探索三维逻辑折叠架构提供了自主可控的技术底座。
据开发团队介绍，UniVista 3DIC Designer已在国内多家头部企业完成验证，在高端算力芯片设计场景中表现出显著效率优势。该工具的商业化应用，将有效缩短先进封装和三维芯片的研发周期，助力我国在三维集成设计领域构建完整技术生态。
