半导体行业正迎来新一轮技术变革，三星与台积电两大巨头近日先后宣布，将深化与全球光刻机龙头ASML（阿斯麦）的合作，共同推动High-NA EUV（极紫外）光刻技术及12英寸光罩技术的产业化应用。这一技术升级被视为突破现有芯片制造瓶颈的关键，有望显著提升晶圆厂生产效率并降低制造成本。
长期以来，半导体制造依赖6英寸光罩技术，但随着High-NA EUV光刻系统的普及，行业正加速向12英寸光罩转型。新光罩尺寸可消除传统工艺中需拼接两张6英寸光罩的复杂流程，不仅简化生产环节，还能提升芯片分辨率与良率。据业内分析，这一变革将使先进制程芯片的成本效益提升约30%，为人工智能、高性能计算等领域提供更强大的硬件支持。
三星凭借在存储芯片和代工领域的双重优势，以及在EUV光刻技术上的深厚积累，计划在2028年率先将High-NA EUV技术引入DRAM芯片制造。公司表示，将联合产业链伙伴开发配套光罩技术与基础设施，通过延长DRAM技术路线图、提升工艺效率，巩固其在存储市场的领先地位。三星还透露，新技术的应用将简化芯片制造流程，为后续更先进制程的研发奠定基础。
台积电则将重点放在逻辑芯片领域，宣布2030年起在先进制程中引入High-NA EUV技术。根据规划，台积电将于2031年前建成12英寸光罩试产线，2033年前完成光刻系统全面部署，以支持3纳米及以下制程的量产需求。公司指出，随着制程节点向2纳米甚至1纳米推进，单颗芯片需要曝光的层数将大幅增加，12英寸光罩的引入将成为维持技术领先的关键。
行业观察人士认为，三星与台积电的技术路线图虽有时间差异，但均瞄准了High-NA EUV与12英寸光罩的协同效应。这一趋势不仅将重塑全球半导体设备供应链，还可能引发新一轮产能竞赛。ASML作为光刻机核心供应商，其技术迭代速度与产能分配将成为影响行业格局的重要因素。目前，全球仅ASML具备High-NA EUV光刻机的量产能力，其客户包括三星、台积电、英特尔等头部企业。
