在半导体设计领域，人工智能（AI）正逐渐成为推动行业变革的核心力量。然而，当前EDA（电子设计自动化）工具的发展却面临架构级工具缺失的困境，这使得构建完整的智能体设计流程变得异常艰难。工具与方法论本应相辅相成，但工具的滞后正在制约方法论的创新，尤其是在流程整合与数据互操作性方面，行业亟需突破性进展。
EDA领域的AI应用初期多聚焦于单一工具，仅处理单一抽象层级的数据，无需考虑跨工具协作。但随着行业向流程化、方法论化转型，这种简化模式已难以适应需求。AI在流程前端的价值尤为突出，例如规格制定、架构设计和验证计划阶段，这些环节的决策直接影响设计质量，而AI的介入可显著提升效率。相比之下，后端设计因约束严格、风险较高，AI的应用空间相对有限。然而，前端工具开发长期被忽视，部分原因在于参与人数少、投入产出比低，导致行业在这一领域的积累薄弱。
抽象表达方式的碎片化是另一大障碍。学术界曾多次尝试统一标准，例如电子系统级（ESL）工具在1990至2000年代经历多次迭代，但最终未能普及。SystemC虽引入非定时与近似定时模型，却仅在高层次综合（HLS）工具中得到有限应用。这种局面为AI方法论的构建带来挑战，但也催生了新的思路——通过AI实现跨抽象层级的双向关联，将前端规格与后端RTL（寄存器传输级）设计无缝衔接。目前，多家大型半导体公司正积极探索这一方向，试图以此建立竞争优势。
数据多样性是EDA智能体流程的核心支撑，但数据的适用性与时效性仍待验证。Cadence院士Badarinath Kommandur指出，历史设计数据（如协议IP的完整开发记录）可用于训练AI模型，但面对全新接口标准时，模型能否快速生成可量产的方案仍是未知数。Normal Computing的AI工程师Doyun Kim强调，数字设计涉及SystemC、RTL、门级网表等多个阶段，每个阶段的数据类型各异，AI需在早期阶段预测后期结果，以减少高成本迭代。然而，随着设计流程推进，自由度逐渐降低，流片前的AI应用空间因风险较高而受限。
跨抽象层级工作需要综合不同类型的数据。Moores Lab AI创始人Shelly Henry表示，知识数据库需同时提供设计的细节视图（如结构、行为、验证需求）和流程的全局视图，以支持AI在完整流水线中推理。目前已有团队尝试从设计架构和RTL中提取关键信息，构建可自动生成验证环境的智能体。然而，“左移”策略（即在早期获得估算值）面临泛化难题：同类IP的预测效果较好，但不同类别IP因参数差异大、训练数据匮乏，预测精度难以保证。大语言模型能否覆盖此类复杂场景，仍是行业热议的焦点。
行业普遍认为，EDA的终极目标是实现从规格到优化设计的全智能体流程。IC Manage CEO Dean Drako设想，未来设计师只需提供参数和规格文档，系统即可自动完成设计。但这一愿景的实现依赖后端专业知识的整合。Cadence的Kommandur指出，设计团队的核心知识集中在少数专家手中，如何将这些知识嵌入AI框架，使普通设计师也能高效应用，是当前的关键挑战。Synopsys产品经理Jeff Tharp则提出，降阶模型（ROM）是未来方向，需开发高精度、跨物理场和跨尺度的ROM，以支持复杂系统的虚拟装配。
数据不足与工具演进是另一重障碍。Doyun Kim提到，历史数据中包含大量失败案例或未采用方案，如何提取有价值信息至关重要。工具版本和工艺设计套件（PDK）的更新导致历史数据可用性下降，而项目结构的差异也增加了数据整合的难度。南安普顿大学研究员Simon Davidmann认为，单靠企业或初创公司难以完成这一任务，未来需通过协作或开源模式，与大型AI公司合作或吸引其投资。
在标准尚未确立前，AI需持续应对多样化数据的挑战。Doyun Kim表示，近年AI模型的进步使其能处理非标准化数据，但EDA数据的体量与复杂性是否在可控范围内，仍是未知数。处理此类数据可能消耗大量计算资源。Normal Computing的Srinivasan认为，数据开放比正式标准更重要，只要数据可访问且基于文本，AI系统即可适配不同工具的格式。然而，EDA厂商是否愿意开放数据，仍是决定AI原生设计流程普及速度的关键因素。
目前，大型半导体公司因拥有数据、流程和商业动机，最有可能率先实现智能体流程的突破。这一优势将为其带来短期竞争优势，直至竞争对手具备类似能力。届时，技术可能转移至EDA公司进行产品化。在此之前，EDA厂商需从工具中提取必要信息，支持智能体指令，并推动行业标准化进程，以共同释放AI在半导体设计领域的潜力。
