在国际电路系统研讨会ISCAS 2026上，华为半导体业务总裁何庭波提出了一项引发行业关注的半导体演进定律——韬定律。这一新定律被视为华为在半导体领域的重要战略转向，标志着其从追赶先进制程转向定义自身技术演进路线。
韬定律的核心思想可概括为"用时间缩微补充几何缩微"。与传统摩尔定律聚焦于晶体管尺寸的几何缩微不同，韬定律将重点转向压缩芯片内部计算的时间消耗。何庭波解释称，当物理极限导致晶体管尺寸难以进一步缩小，通过优化信号传播路径、减少电路延迟等时间维度创新，同样能实现性能突破。
华为将这套方法论的技术实现称为"逻辑折叠"。该技术通过重新排布电路连接，缩短信号传输距离。以手机芯片为例，传统设计采用平面布局，关键信号需绕行多段线路；而逻辑折叠将部分核心电路改为立体排布，使信号可通过垂直互连快速抵达目标模块。这种设计在保持制程不变的情况下，将晶体管密度提升了53.5%。
技术验证数据显示，采用韬定律的麒麟2026芯片实现显著突破：性能核心能效提升41%，最高时钟频率提高12.7%，SRAM工作频率增长超40%。这些提升得益于导线长度减少约30%、时钟缓冲器数量削减过半的架构优化。特别值得关注的是SkyBridge技术，通过混合布线将数据通道占用面积压缩60%以上，配合SkyClock时钟树配置技术，使系统性能提升超过5%。
作为工程定律而非物理定律，韬定律的实施需要全产业链协同。华为已制定明确路线图，计划到2031年使基于该定律的高端芯片达到1.4纳米制程的晶体管密度水平。这一目标的实现依赖于器件、电路、芯片、系统四个层级的深度优化：从晶体管开关速度、金属线电阻电容等基础参数，到计算单元与缓存的协同设计，再到多芯片间的通信协议优化，每个环节都需要针对性突破。
论文《多层电子系统的时间标度理论》详细阐述了韬定律的工程实现路径。以手机芯片为例，传统平面布局的信号延迟问题通过立体互连得到解决。麒麟2026采用的1.5微米混合键合间距技术，在上下层间建立了高密度连接通道，同时将对准误差控制在极小范围内。这种设计使单代芯片晶体管密度提升55%，突破了制程限制下的性能瓶颈。
回溯半导体发展史，摩尔定律自1965年提出以来，通过每18-24个月将晶体管数量翻倍的几何缩微路线，持续推动行业进步。但当制程逼近物理极限，华为的韬定律开辟了新的技术路径。何庭波强调，半导体演进需要开放合作，没有企业能独自完成所有创新。这种理念与韬定律的技术路线相呼应，预示着行业将进入多维创新的新阶段。
