北京大学信息工程学院与中科院上海微系统所联合团队在神经动力学计算芯片领域取得关键进展，相关成果发表于国际权威期刊《科学》。研究团队通过创新器件设计与算法融合，成功研制出全球首款基于相变忆阻器的毫秒级神经动力学系统芯片，首次将该类系统的单步运算时延压缩至2.12毫秒，突破了持续半个世纪的性能瓶颈。
神经动力学系统通过结合神经网络与微分方程的连续演化特性，在物理建模、医学影像等领域具有重要应用价值。但传统数字硬件受限于冯·诺依曼架构，频繁的数据搬运与缓存访问导致计算延迟居高不下，难以满足实时性要求。研究团队针对这一难题，提出基于相变忆阻器的"可控存内计算"新范式，通过调控器件的电导漂移与多级存储特性，在芯片内部直接完成神经动力学计算，彻底改变了传统计算模式。
该芯片采用40纳米工艺制造，核心计算单元面积仅0.28平方毫米，集成步长漂移控制阵列与编程脉冲生成电路。通过自适应积分步长搜索与多级电导乘累加设计，在50MHz工作频率下实现9级流水线运算，单次迭代时延较现有专用加速器缩短3.82至36.27倍，功耗降低11.75至24.73倍。在脑皮层表面重建等复杂任务中，其运算速度较NVIDIA A100 GPU提升50至478倍。
技术突破源于对相变材料物理特性的深度挖掘。研究团队通过精确控制晶态与非晶态转变过程，开发出具有稳定电导特性的存储单元，结合改进的脉冲时序调制算法，使器件电导可调范围扩大3个数量级。这种硬件与算法的协同设计，既保证了建模精度，又消除了传统架构中80%以上的冗余操作，为实时脑状态解析提供了可能。
这项成果对脑机接口技术发展具有特殊意义。当前脑机系统主要依赖信号识别技术，而新型芯片的毫秒级运算能力，使得实时构建动态脑模型成为现实。通过持续监测神经元集群活动模式，系统可预测大脑状态演化轨迹，为癫痫预警、运动解码等应用提供更精准的调控依据。实验显示，该芯片在处理10万级神经元网络时，仍能保持微秒级的时间分辨率。
研究工作得到国家重点研发计划、新基石研究员项目等多项基金支持，相关技术已纳入北京大学面向2030的重大培育项目。论文详细阐述了器件设计、电路架构与算法优化等关键创新，为存算一体芯片发展开辟了新路径。完整研究成果可通过期刊官网获取。
