人工智能硬件领域迎来重大突破——美国多所高校联合企业研发的新型三维计算机芯片，在性能测试中展现出远超传统二维芯片的潜力。这款采用垂直堆叠架构的芯片通过创新设计，成功突破了困扰行业多年的“内存墙”瓶颈，为未来高性能计算设备的发展开辟了新路径。
与传统平面芯片将所有组件布置在单一平面的设计不同，新芯片采用类似摩天大楼的垂直堆叠结构。其关键超薄组件通过多层叠加实现空间利用最大化，内部垂直布线系统则如同高速电梯网络，能够同时处理大规模数据传输。这种架构不仅使互连密度达到创纪录水平，更通过将存储单元与计算单元紧密交织，从根本上解决了数据传输速度与计算速度不匹配的问题。
参与研发的卡内基梅隆大学助理教授Tathagata Srimani解释道：“传统芯片的数据传输路径就像单行道，而我们的设计相当于建造了多层立体交通网络。通过垂直集成内存与计算单元，数据传输效率得到质的提升，这直接解决了长期制约芯片性能的内存墙难题。”该团队通过硬件测试证实，原型芯片性能已达到同类二维芯片的4倍，而对更高堆叠层数的仿真测试显示，在处理人工智能任务时性能提升可达12倍。
这项突破性成果由斯坦福大学、卡内基梅隆大学、宾夕法尼亚大学和麻省理工学院的工程师团队，与半导体制造企业SkyWater Technology共同完成。研究特别针对人工智能系统对硬件性能的苛刻需求进行优化，通过缩短数据传输距离和增加垂直通道，在提升吞吐量的同时将单位操作能耗降低至传统架构难以企及的水平。测试数据显示，该设计在能效-延迟乘积（EDP）这一关键指标上，有望实现100至1000倍的优化。
宾夕法尼亚大学助理教授Robert M. Radway用城市规划类比这项创新：“我们同时攻克了内存墙和微缩墙两大挑战，就像在计算领域建造了曼哈顿。通过垂直方向的密集集成，我们在更小的空间内实现了更强大的功能。”研究团队特别选取meta开源LLaMA模型的任务进行测试，验证了芯片在真实人工智能工作负载下的性能优势。
尽管学术界此前已有3D芯片研究，但此次成果首次在商业晶圆代工厂成功制造出具备明确性能优势的实用化产品。斯坦福大学Subhasish Mitra教授指出：“这种架构革新为芯片制造开启了新时代，只有通过此类突破，才能满足未来人工智能系统对硬件性能千倍提升的需求。”随着研发团队对更高堆叠层数技术的持续探索，这项创新有望推动人工智能硬件进入全新发展阶段。
