英特尔代工服务部门近日公布了一项关键技术进展，其研发的“AI芯片测试载具”正式亮相。这款测试载具并非面向终端市场的产品，而是用于验证先进封装工艺可行性的工程样机，类似于汽车行业的概念车或测试车辆，主要承担技术验证与工艺优化的功能。
根据技术文档披露，该测试载具采用系统级封装（SiP）设计，其光罩尺寸达到常规标准的8倍。内部集成了4个大型逻辑计算单元、12个HBM4规格内存堆栈以及2个I/O控制单元。与上月展示的“16逻辑单元+24内存堆栈”概念模型相比，此次方案更贴近实际量产能力，标志着英特尔在先进封装领域的技术成熟度迈上新台阶。
核心工艺层面，测试载具的逻辑计算单元搭载了英特尔最前沿的18A制程技术。该制程整合了全环绕栅极晶体管（RibbonFET）与背面供电网络（PowerVia）两大创新技术，前者通过3D栅极结构提升晶体管密度，后者则通过优化供电路径降低能耗。这种组合设计为高密度计算芯片提供了性能与能效的双重保障。
在芯片互连方案上，英特尔采用了改进版的EMIB-T 2.5D嵌入式桥接技术。通过在硅中介层中嵌入垂直硅通孔（TSV），实现了电力与信号的横向-纵向混合传输，互连密度较传统方案提升显著。该技术支持最高32 GT/s的UCIe接口标准，为多芯粒协同工作提供了高速数据通道。
针对三维集成需求，英特尔部署了Foveros系列封装技术，涵盖2.5D混合封装、3D直接键合等多种变体。通过将18A-PT基础芯片作为底层载体，计算芯粒可垂直堆叠于其上，形成“计算+缓存+任务处理”的分层架构。这种设计既提升了内存访问效率，又为复杂AI算法提供了灵活的硬件支持。
供电系统创新是该测试载具的另一亮点。英特尔采用分布式电压调节方案，将集成电压调节器（IVR）部署在每个堆栈单元下方，而非集中于中介层。配合嵌入式同轴磁性电感器（CoaxMIL）与多层电容网络（Omni MIM），该系统可实时响应AI负载的瞬时电流波动，在维持电压稳定性的同时降低供电损耗。这种架构与台积电CoWoS-L的集中式供电形成鲜明对比，更适应高并发计算场景的需求。
