在半导体封装技术领域，台积电持续推动创新，其开发的SoIC 3D IC封装技术正引领行业迈向新的发展阶段。SoIC全称为System on Integrated Chips，通过垂直堆叠多个芯片，实现了高性能与高密度的集成，为高性能计算和AI芯片的发展提供了有力支持。
与传统封装方式不同，SoIC采用混合键合技术，使芯片之间能够直接互连。这一创新设计大幅缩短了信号路径，有效降低了功耗与延迟，显著提升了芯片间的通信性能。在技术路径上，SoIC主要分为Face-to-Back（F2B，背对背）和Face-to-Face（F2F，面对面）两种堆叠方式。
F2B堆叠方式受限于物理结构，信号传输需穿过底部的硅通孔（TSV）和多层金属，这增加了信号传输的延迟和功耗，同时也限制了互连密度。数据显示，采用F2B设计的芯片，信号密度仅为1500个/mm²。相比之下，F2F堆叠方式通过混合铜键合技术，直接连接两块芯片的金属层，无需使用TSV，从而将信号密度大幅提升至14000个/mm²，使芯片间的通信性能接近片内互连水平。
在互连间距的优化上，台积电取得了显著进展。2023年，台积电实现了9μm的互连间距，这一成果已足以支持AMD Instinct MI300系列等产品的生产。不过，当时的第一代SoIC仅支持F2B设计。台积电并未止步于此，而是制定了更为激进的技术演进路线图，计划进一步缩小互连间距。到2025年，台积电将把互连间距缩短至6μm，并预计到2029年，这一间距将进一步缩小至4.5μm。
富士通的Monaka处理器成为SoIC技术的首个重量级应用案例。这款专为数据中心设计的CPU拥有144个Armv9核心，其计算模块采用台积电N2工艺制造，并通过F2F方式堆叠在采用N5工艺的SRAM芯片之上。这一设计充分展现了SoIC技术在提升芯片性能和集成度方面的优势，为未来数据中心处理器的发展提供了新的思路。随着台积电在SoIC技术上的持续突破，半导体行业有望迎来更多创新应用和性能提升。
